📚 SDC 마스터 클래스 시리즈 | Chapter 3

📚 SDC 마스터 클래스 시리즈 | Chapter 3

📊 타이밍 분석(STA)과 제약 조건의 핵심
Setup과 Hold 완벽 이해하기

"Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈

지난 챕터에서 합성을 통해 RTL 코드를 게이트로 변환했다면, 이제는 "과연 이 회로가 우리가 원하는 속도로 동작할까?"를 검증할 차례입니다. 🎯

🎤 면접 단골 질문! Setup Time과 Hold Time의 개념이 여기서 등장합니다. 디지털 회로 설계의 꽃이라 불리는 STA의 기본 원리를 마스터하세요!

🆕 2026 업데이트: GPU 가속 STA (NVIDIA INSTA), 클라우드 분산 STA (PrimeTime HyperGrid), AOCV/POCV 기반 변동 분석, AI 기반 타이밍 최적화 등 반영

1 왜 시뮬레이션 대신 STA를 쓸까? 🤔

우리는 흔히 테스트벤치(Testbench)를 만들어 파형을 확인하는 '동적 시뮬레이션(Dynamic Simulation)'을 합니다. 하지만 수십억 개의 게이트가 있는 최신 칩에서 모든 경우의 수를 시뮬레이션하는 것은 불가능에 가깝습니다.

🔍

Static (정적)

입력 벡터(테스트 패턴)를 넣지 않습니다

📈

Exhaustive (포괄적)

모든 경로(Path)의 지연 시간을 수학적으로 계산

✅

Worst Case

최악의 상황에서도 동작 100% 보장

2 타이밍 경로(Timing Path)의 해부 🔬

STA를 하려면 먼저 회로를 '경로(Path)' 단위로 쪼개야 합니다.

📊 Typical Timing Path

STARTPOINT

🔲 Launch FF

Flip-Flop CLK

→

☁️ Combo Logic

조합 회로

→

ENDPOINT

🔲 Capture FF

Flip-Flop D

Startpoint (시작점)

데이터가 쏘아 올려지는 곳 (예: 입력 포트, Flip-Flop의 Clock 핀)

Endpoint (도착점)

데이터가 도착해야 하는 곳 (예: 출력 포트, Flip-Flop의 Data 입력 핀)

3 디지털 회로의 양대 산맥: Setup과 Hold ⚡

🌟 이 챕터의 하이라이트! Launch Edge에서 출발하여 Capture Edge에서 안전하게 찍히기 위해 지켜야 할 두 가지 규칙입니다.

🔴 3.1 Setup Time (셋업 타임): "늦으면 안 돼!"

데이터는 클럭이 "찰칵" 하고 찍기 전에, 미리 도착해서 준비하고 있어야 합니다.

📌 정의

클럭 엣지가 뜨기(Rising) 전, 데이터가 안정적으로 유지되어야 하는 최소 시간

⚠️ 위반 시

데이터가 너무 늦게 도착하면, 다음 클럭에 찍히거나 알 수 없는 값(Metastability)이 됩니다. → 주파수를 낮추면 해결 가능!

Setup Time 공식

T_launch + T_logic < T_capture - T_setup

(데이터 이동 시간이, 다음 클럭 오기 전 셋업 타임을 뺀 시간보다 빨라야 함)

🟢 3.2 Hold Time (홀드 타임): "너무 빨라도 안 돼!"

데이터는 클럭이 "찰칵" 하고 찍은 후에도, 잠시 동안은 도망가지 않고 머물러 있어야 합니다.

📌 정의

클럭 엣지가 뜬 후, 데이터가 변하지 않고 유지되어야 하는 최소 시간

💀 위반 시 (치명적!)

다음 데이터를 너무 빨리 보내서, 현재 찍어야 할 데이터가 덮어씌워집니다. → 주파수를 낮춰도 해결 안 됨! 칩 재제작(Re-spin) 필요!

Hold Time 공식

T_launch + T_logic > T_capture + T_hold

(데이터 이동 시간이, 클럭이 데이터를 확실히 잡을 때까지의 시간보다 길어야 함)

⚖️ Setup vs Hold 비교

구분	Setup Violation	Hold Violation
원인	데이터가 너무 늦게 도착	데이터가 너무 빨리 변경
주파수 낮추면?	✅ 해결 가능	❌ 해결 불가
심각도	⚠️ 성능 저하	💀 칩 재제작

4 슬랙(Slack): 합격과 불합격의 기준 📊

설계자가 STA 리포트에서 가장 먼저 확인하는 숫자가 바로 슬랙(Slack)입니다.

Slack 계산 공식

Slack = Data Required Time - Data Arrival Time

✅ Positive Slack (+)

여유가 있음 = 설계 성공!

📌 예: 10ns 안에 와야 하는데 8ns 만에 도착
→ Slack = +2ns

❌ Negative Slack (-)

시간 위반 = 수정 필요!

📌 예: 10ns 안에 와야 하는데 11ns 만에 도착
→ Slack = -1ns

5 PVT와 코너(Corners) 🌡️

챕터 2에서 잠깐 언급했던 PVT가 여기서 다시 중요해집니다. Setup과 Hold를 검사하는 최악의 조건이 서로 다르기 때문입니다.

구분	검사 환경 (Corner)	설명
Setup Check	Slow Corner (Max Delay)	Slow Process, Low Voltage, High Temp → 최악의 상황에서도 제시간에 도착하는가?
Hold Check	Fast Corner (Min Delay)	Fast Process, Low Temp, High Voltage → 데이터가 너무 빨리 지나가버리지 않는가?

🆕 2026 STA 도구 현황

Synopsys PrimeTime

업계 표준 사인오프 도구. HyperGrid로 클라우드 분산 STA 지원

Cadence Tempus

고급 노드를 위한 빠르고 정확한 타이밍 검증

NVIDIA INSTA

GPU 가속 STA. 최대 14배 속도 향상, 그래디언트 기반 최적화 지원

6 제약 조건(Constraints)의 종류 📝

마지막으로 책은 우리가 앞으로 배울 SDC 명령어들을 세 가지 카테고리로 분류합니다.

📢

Assertions (주장)

설계자가 바꿀 수 없는 물리적 사실들

set_load

⚡

Commands (명령)

툴에게 최적화 목표를 주는 것

create_clock

🚫

Exceptions (예외)

분석에서 제외할 것들

set_false_path

🎯 마무리

"Setup은 다음 클럭 전까지 도착하는 것,
Hold는 클럭이 찍을 때까지 버티는 것"

이 개념이 흔들리면 뒤에 나올 복잡한 클럭 설정이나
예외 처리를 이해하기 어렵습니다!

📖 다음 챕터 예고: 챕터 4에서는 이론을 넘어, 실제 Tcl 언어를 사용하여 SDC를 어떻게 효율적으로 작성하는지 알아보겠습니다. 툴을 다루는 스크립트 능력을 키울 시간이네요! 💻

📚 SDC Master Class - 전체 챕터 바로가기

Ch 1 Ch 2 Ch 3 Ch 4 Ch 5 Ch 6 Ch 7 Ch 8 Ch 9 Ch 10 Ch 11 Ch 12 Ch 13 Ch 14 Ch 15 Ch 16 Ch 17

● Ch1-5: 클럭 ● Ch6-8: I/O ● Ch9-10: 예외 ● Ch11-12: CDC ● Ch13-15: 분석 ● Ch16-17: 기타

← Chapter 2 Chapter 4 →