AMBA AHB 프로토콜: 버전별 주요 변경 사항 총정리

 

AMBA AHB 프로토콜: 버전별 발전과 주요 특징

안녕하세요! 오늘은 시스템 온 칩(SoC) 설계의 핵심 인터커넥트 표준인 AMBA(Advanced Microcontroller Bus Architecture) 프로토콜의 한 축을 담당하는 AHB(Advanced High-performance Bus)에 대해 버전별로 어떻게 발전해왔는지 알아보겠습니다. AHB는 고성능 시스템 설계를 위한 필수적인 요소로, 시간이 지남에 따라 더 효율적이고 강력한 기능을 제공하도록 진화했습니다.

AMBA 2: AHB의 탄생 (1999년)

  • 등장: AMBA 2 사양에서 AHB가 처음으로 세상에 나왔습니다.
  • 핵심 특징:
    • 단일 클록 에지 프로토콜을 사용하여 디자인을 단순화했습니다.
    • ARM7, ARM9, 그리고 초기 Arm Cortex-M 프로세서와 함께 널리 사용되며 고성능 시스템 구축의 기반을 마련했습니다.
    • APB(Advanced Peripheral Bus)보다 훨씬 넓은 버스 폭(64/128/256/512/1024비트 등)을 지원하여 데이터 처리량을 크게 늘렸습니다.

AMBA 3: AHB-Lite와 AXI의 등장

  • AHB-Lite (v1.0) 도입: AMBA 3에서는 AHB-Lite라는 더 간결한 버전이 소개되었습니다. 이는 단일 버스 마스터 설계를 가진 경우에 특히 유용하여 설계를 더욱 단순화하는 데 기여했습니다.
  • AXI의 부상: 이 시기부터 고성능 인터커넥트로서 AXI(Advanced eXtensible Interface)의 중요성이 커지기 시작했으며, AMBA의 초점이 AXI로 점차 이동하기 시작했습니다.

AMBA 5: 보안과 확장성의 강화, 그리고 AHB5

AMBA의 최신 세대인 AMBA 5는 2013년에 CHI(Coherent Hub Interface)와 함께 도입되었습니다. 이 시기에는 AXI, ACE와 더불어 AHB5 프로토콜이 포함되었습니다.

  • AHB5 (2016년 업데이트):
    • ARMv8-M 아키텍처와의 연동 강화: 특히 TrustZone 보안 기능을 시스템 레벨까지 확장하여 프로세서와 시스템 간의 보안을 강화했습니다.
  • AHB5 (2021년 Issue H 업데이트):
    • 보안/비보안 신호: 트랜잭션의 보안 여부를 주소 단계에서 명확히 나타내는 기능이 추가되었습니다.
    • 확장된 메모리 타입 지원: 더욱 복잡한 시스템 설계를 지원하기 위해 다양한 메모리 타입을 처리할 수 있게 되었습니다.
    • 독점 전송 기능: 세마포어(Semaphore) 타입의 작업을 지원하여 데이터 접근의 동시성을 더 효과적으로 관리할 수 있게 되었습니다.

AMBA AHB 프로토콜은 이러한 발전 과정을 통해 고클록 주파수와 높은 성능을 요구하는 현대의 복잡한 SoC 설계에서 여전히 중요한 역할을 수행하고 있습니다.

📚 참고 자료

댓글

댓글 쓰기

이 블로그의 인기 게시물

📚 SDC 마스터 클래스 시리즈 | Chapter 1

SDC 마스터 클래스 #1: ASIC과 FPGA 흐름 완벽 정리 📚 SDC 마스터 클래스 시리즈 | Chapter 1 🎯 SDC와 칩 디자인의 시작 ASIC과 FPGA 흐름 완벽 정리 "Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈 안녕하세요! 👋 SoC 설계나 검증을 하시는 분들이라면 매일 마주하는 타이밍 제약 조건(Timing Constraints) 이 전체 칩 디자인 흐름에서 어떤 역할을 하는지 짚어보는 유익한 시간이 될 것입니다. 🆕 2026 업데이트: TSMC/Samsung 2nm GAA 공정 양산, AI 기반 EDA 도구 (Synopsys DSO.ai), 반도체 시장 $760B 규모 등 최신 트렌드 반영 1 들어가며: 타이밍은 모든 것이다 ⏱️ ASIC(주문형 반도체)이나 FPGA를 설계할 때 기능 구현만큼 중요한 것이 바로 타이밍(Timing) 입니다. 칩이 아무리 복잡한 기능을 수행하더라도, 정해진 시간 안에 신호를 처리하지 못하면 무용지물이니까요. 💡 핵심 포인트: 이 책의 1장에서는 ASIC과 FPGA의 설계 흐름(Flow)을 훑어보며, 각 단계에서 타이밍 제약 조건이 왜 중요한지 설명합니다. 2 ASIC 디자인 흐름 🏭 ASIC 설계는 크게 논리적 ...
자세한 내용 보기

📚 SDC 마스터 클래스 시리즈 | Chapter 2

SDC 마스터 클래스 #2: 합성(Synthesis) 기초 📚 SDC 마스터 클래스 시리즈 | Chapter 2 ⚙️ 합성(Synthesis) 기초 RTL 코드가 실제 회로가 되기까지 "Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈 지난 포스팅에서는 칩 디자인의 전체적인 흐름을 살펴봤다면, 오늘은 그 첫 번째 관문이자 가장 드라마틱한 변화가 일어나는 단계, 바로 합성(Synthesis) 에 대해 이야기해 보려고 합니다. 🚀 🆕 2026 업데이트: AI 기반 합성 최적화(Synopsys DSO.ai), GAA 트랜지스터용 새로운 라이브러리 모델, POCV/AOCV 변동 모델링 등 최신 기술 반영 1 합성이란 무엇인가? 🔄 우리가 Verilog나 VHDL로 작성한 RTL 코드는 컴퓨터 언어에 가깝습니다. 이를 실제 반도체 공장에서 찍어낼 수 있는 논리 게이트(AND, OR, Flip-Flop 등) 들의 연결로 바꾸는 과정이 바로 합성입니다. 🔧 합성의 3단계 1️⃣ Translation RTL → 불리언 수식 (GTECH) 2️⃣ Logic Optimization ...
자세한 내용 보기

📚 SDC 마스터 클래스 시리즈 | Chapter 3

SDC 마스터 클래스 #3: STA와 Setup/Hold 완벽 이해 📚 SDC 마스터 클래스 시리즈 | Chapter 3 📊 타이밍 분석(STA)과 제약 조건의 핵심 Setup과 Hold 완벽 이해하기 "Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈 지난 챕터에서 합성을 통해 RTL 코드를 게이트로 변환했다면, 이제는 "과연 이 회로가 우리가 원하는 속도로 동작할까?" 를 검증할 차례입니다. 🎯 🎤 면접 단골 질문! Setup Time과 Hold Time의 개념이 여기서 등장합니다. 디지털 회로 설계의 꽃이라 불리는 STA의 기본 원리를 마스터하세요! 🆕 2026 업데이트: GPU 가속 STA (NVIDIA INSTA), 클라우드 분산 STA (PrimeTime HyperGrid), AOCV/POCV 기반 변동 분석, AI 기반 타이밍 최적화 등 반영 1 왜 시뮬레이션 대신 STA를 쓸까? 🤔 우리는 흔히 테스트벤치(Testbench)를 만들어 파형을 확인하는 '동적 시뮬레이션(Dynamic Simulation)'을 합니다. 하지만 수십억 개의 게이트 가 있는 최신 칩에서 모든 경우의 수를 시뮬레이션하는 것은 불가능에 가깝습니다. 🔍 St...
자세한 내용 보기