[AMBA][CHI] Channel-based architecture

  

Introduction

CHI defines ==five primary channels== for communication between a node and the interconnect.

The five Channels of AMBA CHI

1. Request Channel (TXREQ)

  • Purpose
    • RN이 reading from memory, write to memory, or other cache-to-cache operation 같은 기본 기능을 요청할때 사용
  • Direction
    • ==RN -> Interconnect==
Verilog Port NameDescription
TXREQFLITPENDFlit[^1] 보류(Pending). Valid signal이 assert 되지 않았더라도 request가 보류되었음을 표시. QoS[^2] 스케줄링을 위해 사용.
TXREQVALIDValid. High 일 때, TXREQFLIT의 데이터가 valid 상태임을 나타냄. interconnect에서 sampled 될 준비가 되었음을 표시.
TXREQFLITFlit Data. request packet 자체를 전달하는 payload bus. 아래의 주요 정보들을 포함한 여러 필드가 포함: 
- QoS: Quality of Service. A ==priority level for the transaction==. 
- TgtID: ==Target ID==. The destination node for the request. 
- SrcID: ==Source ID==. The ID of the node sending the request. 
- TxnID: ==Transaction ID==. A unique tag to identify this specific transaction. 
- Opcode: The most important field. ==It defines the command== (e.g., ReadShared, WriteUnique, MakeInvalid).
TXREQCREDITCredit. ==CHI uses a credit-based flow control system==. INC는 RN에 credit을 부여하고, RN은 각각의 flit에 대해서 credit을 소비. 이 신호는 RN이 credit을 반환하고 있음을 표시.
### 2. Response Channel (TXRSP)
- Purpose
- RN이 수신한 snoop requests에 대한 응답
- Direction
- ==RN -> Interconnect==
Verilog Port NameDescription
TXRSPFLITPENDFlit Pending. Same as the request channel, used for QoS.
TXRSPVALIDValid. Indicates the response flit on TXRSPFLIT is valid.
TXRSPFLITFlit Data. The response packet payload. Key sub-fields include: 
- TxnID: The ID of the snoop transaction this is a response to. 
- Opcode: The response command (e.g., SnpRespData, SnpRespClean). 
- Resp: The ==state of the cache line== (e.g., indicating if the data is clean or dirty).
TXRSPCREDITCredit. Returns a credit to the interconnect for the response channel.

3. Data Channel (TXDAT)

  • Purpose
    • RN이 ==write data==를 interconnect로 보내기 위한 채널, ==snoop 요청에 대한 데이터==의 전송에도 사용
  • Direction
    • ==RN -> Interconnect==
Verilog Port NameDescription
TXDATFLITPENDFlit Pending. Used for QoS.
TXDATVALIDValid. Indicates the data flit on TXDATFLIT is valid.
TXDATFLITFlit Data. The data packet payload. Key sub-fields include: 
- TxnID: The ID of the transaction this data belongs to. 
- Data: The actual data being written (e.g., 128 or 256 bits). 
- BE: ==Byte Enables==. Specifies which bytes within the Data bus are valid. Essential for partial writes.
TXDATCREDITCredit. Returns a credit to the interconnect for the data channel.

4. Snoop Channel (RXSNP)

  • Purpose
    • Interconnect가 snoop[^3] request를 RN에 보내는 채널
  • Direction
    • ==Interconnect -> RN==
Verilog Port NameDescription
RXSNPFLITPENDFlit Pending. Indicates a snoop is pending for QoS.
RXSNPVALIDValid. Indicates the snoop flit on RXSNPFLIT is valid.
RXSNPFLITFlit Data. The snoop packet payload. Key sub-fields include: 
- SrcID: The ID of the node that initiated the original request causing this snoop. 
- TxnID: The unique ID for this snoop transaction. 
- Addr: The memory address being snooped. 
- Opcode: The snoop command (e.g., SnpShared, SnpUnique).
RXSNPCREDITCredit. The RN returns a credit to the interconnect for the snoop channel.

5. Receive Data & Completion Channel (RXDAT)

  • Purpose
    • 중요한 2가지 목적의 복합채널
      • Read transaction에 의해 요청된 Data
      • Write transaction에 대한 최종 acknowledgement
  • Direction
    • ==Interconnect -> RN==
Verilog Port NameDescription
RXDATFLITPENDFlit Pending. Used for QoS.
RXDATVALIDValid. Indicates the data/completion flit on RXDATFLIT is valid.
RXDATFLITFlit Data. The payload. Key sub-fields include: 
- TxnID: The ID of the original transaction this is the response for. 
- Opcode: The response command (e.g., CompData for read data, Comp for write completion). 
- Resp: The final state of the transaction (e.g., OK, Error). 
- Data: The actual read data, if applicable.
RXDATCREDITCredit. The RN returns a credit to the interconnect for this channel.
## Summary Table
Request Node(CPU Core) 관점에서의 summay
Channel NameDirectionPurposeKey Payload Fields
TXREQRN -> ICNSend Read/Write/Cache-Mgmt requestsOpcode, Addr, TxnID
TXRSPRN -> ICNRespond to snoopsOpcode, Resp, TxnID
TXDATRN -> ICNSend write dataData, BE, TxnID
RXSNPICN -> RNReceive snoop requestsOpcode, Addr, TxnID
RXDATICN -> RNReceive read data & write completionsOpcode, Data, Resp, TxnID

[^1]: "Flow control digit", transfer의 가장 기본단위
[^2]: Quality of Service
[^3]: snoop은 특정 메모리 address가 있는지, 그리고 그 상태가 어떤지 확인하기 위해 cache에 보내는 query. 이는 cache coherency를 위한 핵심 매커니즘.

댓글

댓글 쓰기

이 블로그의 인기 게시물

📚 SDC 마스터 클래스 시리즈 | Chapter 1

SDC 마스터 클래스 #1: ASIC과 FPGA 흐름 완벽 정리 📚 SDC 마스터 클래스 시리즈 | Chapter 1 🎯 SDC와 칩 디자인의 시작 ASIC과 FPGA 흐름 완벽 정리 "Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈 안녕하세요! 👋 SoC 설계나 검증을 하시는 분들이라면 매일 마주하는 타이밍 제약 조건(Timing Constraints) 이 전체 칩 디자인 흐름에서 어떤 역할을 하는지 짚어보는 유익한 시간이 될 것입니다. 🆕 2026 업데이트: TSMC/Samsung 2nm GAA 공정 양산, AI 기반 EDA 도구 (Synopsys DSO.ai), 반도체 시장 $760B 규모 등 최신 트렌드 반영 1 들어가며: 타이밍은 모든 것이다 ⏱️ ASIC(주문형 반도체)이나 FPGA를 설계할 때 기능 구현만큼 중요한 것이 바로 타이밍(Timing) 입니다. 칩이 아무리 복잡한 기능을 수행하더라도, 정해진 시간 안에 신호를 처리하지 못하면 무용지물이니까요. 💡 핵심 포인트: 이 책의 1장에서는 ASIC과 FPGA의 설계 흐름(Flow)을 훑어보며, 각 단계에서 타이밍 제약 조건이 왜 중요한지 설명합니다. 2 ASIC 디자인 흐름 🏭 ASIC 설계는 크게 논리적 ...
자세한 내용 보기

📚 SDC 마스터 클래스 시리즈 | Chapter 2

SDC 마스터 클래스 #2: 합성(Synthesis) 기초 📚 SDC 마스터 클래스 시리즈 | Chapter 2 ⚙️ 합성(Synthesis) 기초 RTL 코드가 실제 회로가 되기까지 "Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈 지난 포스팅에서는 칩 디자인의 전체적인 흐름을 살펴봤다면, 오늘은 그 첫 번째 관문이자 가장 드라마틱한 변화가 일어나는 단계, 바로 합성(Synthesis) 에 대해 이야기해 보려고 합니다. 🚀 🆕 2026 업데이트: AI 기반 합성 최적화(Synopsys DSO.ai), GAA 트랜지스터용 새로운 라이브러리 모델, POCV/AOCV 변동 모델링 등 최신 기술 반영 1 합성이란 무엇인가? 🔄 우리가 Verilog나 VHDL로 작성한 RTL 코드는 컴퓨터 언어에 가깝습니다. 이를 실제 반도체 공장에서 찍어낼 수 있는 논리 게이트(AND, OR, Flip-Flop 등) 들의 연결로 바꾸는 과정이 바로 합성입니다. 🔧 합성의 3단계 1️⃣ Translation RTL → 불리언 수식 (GTECH) 2️⃣ Logic Optimization ...
자세한 내용 보기

📚 SDC 마스터 클래스 시리즈 | Chapter 3

SDC 마스터 클래스 #3: STA와 Setup/Hold 완벽 이해 📚 SDC 마스터 클래스 시리즈 | Chapter 3 📊 타이밍 분석(STA)과 제약 조건의 핵심 Setup과 Hold 완벽 이해하기 "Constraining Designs for Synthesis and Timing Analysis" 완벽 해설 시리즈 지난 챕터에서 합성을 통해 RTL 코드를 게이트로 변환했다면, 이제는 "과연 이 회로가 우리가 원하는 속도로 동작할까?" 를 검증할 차례입니다. 🎯 🎤 면접 단골 질문! Setup Time과 Hold Time의 개념이 여기서 등장합니다. 디지털 회로 설계의 꽃이라 불리는 STA의 기본 원리를 마스터하세요! 🆕 2026 업데이트: GPU 가속 STA (NVIDIA INSTA), 클라우드 분산 STA (PrimeTime HyperGrid), AOCV/POCV 기반 변동 분석, AI 기반 타이밍 최적화 등 반영 1 왜 시뮬레이션 대신 STA를 쓸까? 🤔 우리는 흔히 테스트벤치(Testbench)를 만들어 파형을 확인하는 '동적 시뮬레이션(Dynamic Simulation)'을 합니다. 하지만 수십억 개의 게이트 가 있는 최신 칩에서 모든 경우의 수를 시뮬레이션하는 것은 불가능에 가깝습니다. 🔍 St...
자세한 내용 보기