📐 SoC 게이트 카운트 완벽 가이드

SRAM, 레지스터 면적 추정의 모든 것 — 실무 엔지니어를 위한 레퍼런스

SoC 설계 초기 단계에서 면적을 추정하는 것은 프로젝트 성공의 핵심입니다. Gate Count는 설계 복잡도를 정량화하는 표준 지표로, 기술 노드에 독립적인 비교를 가능하게 합니다. 이 글에서는 합성 리포트에서 게이트 카운트를 계산하는 방법부터 SRAM, 레지스터의 면적 추정까지 실무에서 바로 활용할 수 있는 내용을 다룹니다.

📋 목차

• 1. Gate Count란?
• 2. 게이트 카운트 계산법
• 3. NAND2 기준 면적
• 4. 합성 리포트 해석
• 5. SRAM 면적 추정
• 6. 레지스터 면적
• 7. 메모리 타입별 비교
• 8. Memory Compiler
• 9. 면적 최적화 팁
• 10. 실전 레퍼런스

🎯 1. Gate Count란?

Gate Count는 디지털 회로의 복잡도를 2-input NAND 게이트 기준으로 정량화한 수치입니다.

📌 Gate Count의 목적

• 면적 추정: 실리콘 다이 크기 예측, 플로어플래닝
• 기술 독립적 비교: 28nm vs 7nm 등 공정 간 복잡도 비교
• 프로젝트 관리: 개발 일정, 비용 추정의 기초 데이터
• 라이선스 비용: IP 라이선스가 게이트 수 기준인 경우

왜 NAND2를 기준으로 하는가?

NAND 게이트는 Universal Gate로, 모든 논리 함수를 구현할 수 있습니다. 2-input NAND는 가장 기본적인 셀로, 트랜지스터 4개로 구성됩니다.

4T

NAND2 트랜지스터

1.0

기준 게이트 (Reference)

Universal

모든 논리 구현 가능

🔢 2. 게이트 카운트 계산법

실무에서 게이트 카운트를 계산하는 표준 방법입니다.

Gate Count = Total Area / NAND2 Area

합성 결과의 총 면적을 NAND2 셀 면적으로 나눔

💡 핵심 포인트

Total Area는 합성 툴(Design Compiler)이 리포트하는 면적이고,
NAND2 Area는 타겟 공정 라이브러리의 NAND2 셀 면적입니다.

NAND2 면적은 NDA(비밀유지계약) 대상이므로 정확한 값은 공개되지 않습니다.

계산 예제

📊 Gate Count 계산 예제

Total Synthesis Area = 125,000 μm²

NAND2 Area (28nm 예시) = 0.5 μm²

Gate Count = 125,000 / 0.5 = 250,000 gates

📏 3. NAND2 기준 면적 (공정별)

NAND2 면적은 공정 노드에 따라 크게 달라집니다. 정확한 값은 NDA 대상이지만, 상대적 비율과 추정치를 참고할 수 있습니다.

⚠️ 주의사항

아래 값들은 공개된 학술 자료와 업계 추정치를 바탕으로 한 참고용 수치입니다. 실제 프로젝트에서는 반드시 해당 파운드리의 라이브러리 데이터시트를 확인하세요.

공정별 NAND2 면적 추정

공정 노드	NAND2 면적 (추정)	상대 비율	비고
180nm	~8.0 μm²	16x	Legacy 공정
130nm	~4.0 μm²	8x	Legacy 공정
65nm	~1.5 μm²	3x	Mature 공정
40nm	~1.0 μm²	2x	Mature 공정
28nm	~0.5 μm²	1x (기준)	Volume 공정
16nm	~0.25 μm²	0.5x	FinFET 시작
7nm	~0.12 μm²	0.24x	Advanced
5nm	~0.08 μm²	0.16x	Cutting-edge

라이브러리에서 NAND2 면적 확인하기

📄 TCL: Liberty 파일에서 NAND2 면적 추출

# Design Compiler에서 NAND2 면적 확인 # 방법 1: 특정 셀 면적 조회 get_attribute [get_lib_cells */NAND2X1] area # 방법 2: 모든 NAND2 변형 조회 foreach_in_collection cell [get_lib_cells */NAND2*] { set name [get_attribute $cell name] set area [get_attribute $cell area] puts "$name: $area" } # 출력 예시: # NAND2X1: 0.504 # NAND2X2: 0.672 # NAND2X4: 1.008

📊 4. 합성 리포트 해석

Design Compiler의 면적 리포트를 정확히 읽고 해석하는 방법입니다.

report_area 결과 읽기

📄 Design Compiler: report_area 출력 예시

**************************************** Report : area Design : my_soc_top **************************************** Library(s) Used: tcbn28hpcplusbwp30p140hvt (File: ...) Number of ports: 2456 Number of nets: 185432 Number of cells: 98234 Number of combinational cells: 67891 Number of sequential cells: 30343 Number of macros/black boxes: 4 Number of buf/inv: 12456 Combinational area: 45678.123456 Buf/Inv area: 8901.234567 Noncombinational area: 78901.234567 Macro/Black Box area: 0.000000 Net Interconnect area: undefined Total cell area: 124579.357923 Total area: undefined

면적 항목 설명

항목	설명	포함 내용
Combinational area	조합 논리 면적	NAND, NOR, XOR, MUX 등
Buf/Inv area	버퍼/인버터 면적	Combinational에 포함
Noncombinational area	순차 논리 면적	Flip-Flop, Latch, 메모리
Macro/Black Box	매크로 셀 면적	하드 매크로 (SRAM 등)
Total cell area	전체 셀 면적	게이트 카운트 계산에 사용

게이트 카운트 자동 계산 스크립트

📄 TCL: 게이트 카운트 계산 스크립트

# ============================================== # Gate Count Calculator for Design Compiler # ============================================== proc calc_gate_count { {nand2_cell "*/NAND2X1"} } { # NAND2 면적 가져오기 set nand2_area [get_attribute \ [get_lib_cells $nand2_cell] area] # 현재 디자인의 전체 면적 set total_area [get_attribute \ [current_design] area] # 게이트 카운트 계산 set gate_count [expr {$total_area / $nand2_area}] # 결과 출력 puts "============================================" puts "Gate Count Report" puts "============================================" puts [format "NAND2 Area: %.4f" $nand2_area] puts [format "Total Area: %.4f" $total_area] puts [format "Gate Count: %.0f gates" $gate_count] puts [format " %.2f K gates" \ [expr {$gate_count / 1000.0}]] puts "============================================" return $gate_count } # 사용법 calc_gate_count

💾 5. SRAM 면적 추정

SRAM의 면적을 추정할 때는 메모리 셀과 주변 회로를 모두 고려해야 합니다.

SRAM Gate Count 공식

SRAM Gates = 2^A × W × (4~6)

A = Address bits, W = Word size, 4~6 = Gates per bit

Gates per Bit 이해하기

구성 요소	게이트 비용	설명
6T SRAM Cell	~1.5 gates/bit	6 트랜지스터 / 4T per NAND2
Address Decoder	~0.5 gates/bit	Word line 선택 로직
Sense Amplifier	~1.0 gates/bit	읽기 시 전압 감지
Write Driver	~0.5 gates/bit	쓰기 시 전압 구동
Control Logic	~0.5 gates/bit	R/W 제어, 타이밍
합계	4~6 gates/bit	주변 회로 포함

SRAM 계산 예제

📊 SRAM Gate Count 계산 (32KB SRAM)

Address bits (A) = 13 (8K words)

Word size (W) = 32 bits

Total bits = 2¹³ × 32 = 262,144 bits (32KB)

Gates per bit = 5 (중간값)

Gate Count = 262,144 × 5 = 1,310,720 gates (1.3M gates)

SRAM 크기별 게이트 카운트 레퍼런스

SRAM 크기	구성	Total Bits	Gate Count (5x)
1 KB	256 × 32	8,192	~41K gates
4 KB	1K × 32	32,768	~164K gates
16 KB	4K × 32	131,072	~655K gates
32 KB	8K × 32	262,144	~1.3M gates
64 KB	16K × 32	524,288	~2.6M gates
128 KB	32K × 32	1,048,576	~5.2M gates

📝 6. 레지스터 (Flip-Flop) 면적

레지스터는 Flip-Flop으로 구성되며, SRAM보다 비트당 게이트 비용이 높습니다.

Flip-Flop Gate Count

Register Gates = N × (6~10)

N = Bit width, 6~10 = Gates per Flip-Flop

FF 타입	Gates/bit	특징
Basic DFF	6~8	기본 D Flip-Flop
DFF + Reset	7~9	비동기/동기 리셋 포함
DFF + Scan	8~10	스캔 체인 MUX 포함
DFF + Clock Gate	8~10	로컬 클럭 게이팅 포함

💾 SRAM (4~6 gates/bit)

• 밀도가 높음 (작은 면적)
• 대용량 저장에 적합
• 읽기 지연이 있음
• Memory Compiler 필요

📝 Register (6~10 gates/bit)

• 밀도가 낮음 (큰 면적)
• 소용량, 빠른 접근에 적합
• 즉시 읽기/쓰기
• 합성으로 자동 생성

📚 7. 메모리 타입별 비교

SoC에서 사용되는 다양한 메모리 타입의 면적 효율을 비교합니다.

메모리 타입	Gates/bit	용도	구현 방법
6T SRAM	4~6	캐시, 대용량 버퍼	Memory Compiler
8T SRAM	5~7	듀얼 포트, 저전압	Memory Compiler
Register File	8~12	CPU 레지스터, 작은 RF	Memory Compiler
Standard Reg	6~10	컨트롤 레지스터	합성
Latch	3~5	레벨 센시티브 저장	합성
ROM	1~2	부트 코드, LUT	Memory Compiler

용량별 최적 선택 가이드

📋 메모리 타입 선택 기준

~64 bits: Standard Register (합성) ✅
64~512 bits: Register File 고려, 접근 빈도에 따라 결정
512 bits ~ 2KB: Register File 또는 Small SRAM
2KB 이상: SRAM (Memory Compiler) ✅

💡 경계 영역에서는 면적뿐 아니라 타이밍과 전력도 함께 고려하세요.

🏭 8. Memory Compiler vs 합성 메모리

메모리를 구현하는 두 가지 방법의 차이를 이해하는 것이 중요합니다.

🏭 Memory Compiler

• 파운드리 제공 전용 툴
• 최적화된 레이아웃
• 정확한 타이밍/전력 모델
• Hard Macro로 생성
• 면적 효율 최고
• 설정 변경 시 재생성 필요

⚙️ 합성 메모리

• RTL로 작성, DC가 합성
• 표준 셀로 구현
• 유연한 구성 변경
• 면적 효율 낮음
• 타이밍 예측 용이
• 소용량에 적합

Memory Compiler 출력 예시

📄 Memory Compiler 생성 파일

# 32KB SRAM (8192 x 32) 생성 시 출력 파일 sram_8192x32/ ├── sram_8192x32.v # Verilog behavioral model ├── sram_8192x32.lib # Liberty timing model ├── sram_8192x32_tt.lib # Typical corner ├── sram_8192x32_ss.lib # Slow corner ├── sram_8192x32_ff.lib # Fast corner ├── sram_8192x32.lef # Abstract layout (P&R) ├── sram_8192x32.gds # Full layout (Tapeout) └── sram_8192x32.spi # SPICE netlist # Liberty 파일 내 면적 정보 cell (sram_8192x32) { area : 45678.123; # 실제 면적 (μm²) ... }

🎯 9. 면적 최적화 팁

💡 베테랑 엔지니어의 면적 최적화 노하우

1. 적절한 메모리 타입 선택
• 256 bits 이하: Register 사용
• 256 bits ~ 2KB: Register File 검토
• 2KB 이상: SRAM 필수

2. SRAM 뱅킹(Banking)
• 큰 SRAM을 작은 뱅크로 분할
• 사용하지 않는 뱅크는 전력 차단
• 타이밍 개선 효과

3. 합성 최적화 옵션
• compile_ultra -area: 면적 우선 최적화
• set_max_area 0: 최대 면적 제약

4. 불필요한 레지스터 제거
• 파이프라인 깊이 검토
• 중복 레지스터 제거
• 리타이밍(Retiming) 활용

합성 면적 최적화 스크립트

📄 TCL: 면적 최적화 합성 스크립트

# ============================================== # Area-Optimized Synthesis Script # ============================================== # 면적 제약 설정 (가능한 최소화) set_max_area 0 # 클럭 게이팅 활성화 (면적 약간 증가, 전력 대폭 감소) set_clock_gating_style -sequential_cell latch \ -positive_edge_logic {integrated} # 면적 우선 컴파일 compile_ultra -gate_clock -area # 추가 면적 최적화 optimize_netlist -area # 결과 확인 report_area -hierarchy report_reference -hierarchy

📖 10. 실전 레퍼런스 테이블

SoC 설계 시 빠르게 참고할 수 있는 면적 추정 테이블입니다.

Quick Reference: 게이트 카운트

컴포넌트	Gates/unit	예시
NAND2	1	기준
NOR2	1	-
INV	0.5	-
XOR2	2~3	-
MUX2	3~4	-
D Flip-Flop	6~10	32-bit reg: ~256 gates
Full Adder	7~9	32-bit adder: ~250 gates
32-bit Multiplier	~5,000	Array 방식
SRAM bit	4~6	1KB: ~41K gates

IP 블록별 게이트 카운트 참고

IP 블록	Gate Count	비고
UART	5K ~ 15K	FIFO 크기에 따라
SPI Master	3K ~ 10K	-
I2C Controller	5K ~ 15K	-
GPIO (32-bit)	3K ~ 8K	기능에 따라
Timer (32-bit)	2K ~ 5K	-
DMA Controller	30K ~ 100K	채널 수에 따라
Interrupt Controller	10K ~ 30K	인터럽트 수에 따라
AHB/APB Bridge	5K ~ 20K	-
Cortex-M0	~12K	코어만 (메모리 제외)
Cortex-M3	~40K	코어만 (메모리 제외)
Cortex-M4	~50K	FPU 미포함
RISC-V (RV32I)	15K ~ 25K	기본 코어

📌 핵심 요약

🔢 Gate Count 계산

• 공식: Gate Count = Total Area / NAND2 Area
• NAND2 면적: 공정별 상이 (NDA), 라이브러리에서 확인
• 합성 리포트: Total cell area 값 사용

💾 메모리 면적

• SRAM: 4~6 gates/bit (주변 회로 포함)
• Register: 6~10 gates/bit (FF 타입에 따라)
• 선택 기준: 2KB 이상 → SRAM, 이하 → Register

🎯 최적화

• 적절한 메모리 타입 선택이 가장 중요
• SRAM Banking으로 전력/타이밍 개선
• compile_ultra -area 옵션 활용

📚 참고 자료

• Synopsys Design Compiler User Guide
• 파운드리별 Memory Compiler User Guide
• Standard Cell Library Datasheet
• ARM Cortex-M Technical Reference Manual

이 글이 도움이 되셨다면 공유해주세요! 📐
궁금한 점은 댓글로 남겨주세요.